Transceptor de 400 Gb/s QSFP-DD DCO 120km

Os módulos DCO QSFP-DD 400G ZR são baseados em DP- 16QAM suportando banda C estendida, detecção coerente de diversidade de polarização e equalização de link eletrônico avançado. A compensação de dispersão cromática pode ser aplicada ao lado receptor do demodulador. Este módulo é gerenciado utilizando a Interface de Dois Fios que é especificada na Common Management Interface Specification (CMIS).

O módulo usa um conector de especificação de hardware QSFP-DD MSA QSFP-DD de 76 pinos para todas as interfaces elétricas com a placa host, enquanto as interfaces ópticas no lado da linha são fornecidas através dos receptáculos ópticos no QSFP-DD. O módulo pode ser dividido em três partes funcionais: caminho TX, caminho RX e bloco de controle e energia.

A interface host é composta por um total de 8 pistas SerDes de alta velocidade. Isso permite que o módulo suporte uma interface para uma aplicação de 400G: uma interface de cliente de modo duplo independente de 4 pistas (para aplicação de 400GbE) e quatro interfaces de cliente de modo de pista dupla independentes (para aplicação 4 * 100GbE).

A interface de comunicação de gerenciamento fornece uma série de operações de gerenciamento elementares que permitem ao host ler ou gravar em registros de gerenciamento de tamanho de byte no mapa de memória de gerenciamento do módulo. Existem operações de leitura e gravação para bytes únicos e para sequências de bytes contíguas. Dois tipos de operações de leitura, com endereçamento implícito (lido no endereço atual) ou com endereçamento explícito, são suportados.

A interface de comunicação de gerenciamento distingue uma função e uma função. O host deve ser o e o módulo deve ser o s.

O inicia todas as operações que levam à transferência de dados. Os dados podem ser transferidos do para o s (em operações de gravação) e do s para o (em operações de leitura).

Características

● Suporte para espaçamento de canal Flex-grid DWDM em banda C

● Suporte Interfaces do lado do cliente: 400GAUI-8/4*100GAUI-2

● Suporte de DP-16QAM do lado da linha com CFEC

● Fator de forma padrão tipo 2 de QSFP-DD

● Conector compatível com MSA QSFP-DD 76pin

● Compatível com CMIS 5.0

● Em conformidade com o Acordo de Implementação da OIF para CMIS Coerente, Rev 01.1

● OIF-400ZR-01.0_reduced2.pdf

● Compatível com RoHS

Aplicação típica

O campo de aplicação do módulo é amplamente utilizado de interconexões de curta distância (ZR) a Metro(MR). Como mostrado na figura 1, é composto de faixas de alta dados, uma única fonte de alimentação de 3,3 V, uma interface IIC para controle de módulo e relatório de status, e pinos de alarme e controle dedicados (não mostrados na figura 1).

Figura 1. Diagrama do bloco do transceptor

Interface de Anfitrião

O suporte do módulo para aplicações amplas com interfaces Host: 400GAUI-8/100GUI-2. A interface Host está em conformidade com os padrões de protocolo existentes e opera com as especificações de camada física padrão. A terminação, mapeamento e/ou agregação deste sinal está em uma estrutura de quadro ZR interna. A estrutura de quadro ZR é então adaptada para o motor CFEC e DSP enquadrado para transmissão sobre a interface de mídia coerente. A sinalização da interface Host está em conformidade com o protocolo existente e os padrões elétricos, conforme definido pelo IEEE 802.3TM-2018.

A Interface Host compatível com interface elétrica de chip para módulo de alta velocidade de alcance muito curto CEI-56G VSR-PAM4 para codificação PAM4.

Interface de mídia

A interface de mídia utiliza modulação DP-16QAM, detecção coerente de diversidade de polarização e equalização de link eletrônico avançado com dispersão somática e compensação de atraso de grupo diferencial.

O módulo termina o sinal da interface do host, em seguida, mapeia e agrega-os em uma estrutura de quadro ZR interna. A estrutura do quadro ZR é então adaptada ao mecanismo CFEC e ao DSP enquadrado para transmissão sobre a interface de mídia coerente.

Anfitrião Conector Elétrico & Atribuições de Pin

As interfaces elétricas, incluindo atribuições de almofada para dados, controle, status e fontes de alimentação e requisitos de layout de PCB do host, do módulo é totalmente compatível com a QSFP-DD MSA QSFP-DD-Hardware Specification, rev 5.0.

O caso do módulo de QSFP-DD é isolado do aterramento do circuito do módulo, GND, para fornecer ao projetista do equipamento flexibilidade em relação às conexões entre escudos de interferência eletromagnética externos e aterramento do circuito, GND, do módulo.

Figura 2. Conector compatível com MSA

Avaliações máximas absolutas

Deve-se notar que a operação além de quaisquer classificações máximas absolutas individuais pode causar danos permanentes a este módulo.

Condições operacionais

Fonte de alimentação

O 400G ZR QSFP-DD DCO é um módulo Power Class 8. A fim de evitar exceder a capacidade de energia do sistema host, após o hot-plug, ciclo de energia ou reinicialização, todos os módulos de QSFP-DD devem ligar no modo de baixa potência se LPMode for afirmado. Se o LPMode não for afirmado, o módulo prosseguirá para o modo de alta potência sem intervenção do host. Os valores de especificação para correntes máximas instantâneas, sustentadas e de estado estacionário em cada classe de potência são indicados na tabela 5. Os requisitos de fonte de alimentação são especificados na tabela abaixo.

Controle de hardware e pinos de status

Além da interface serial de 2 fios, o módulo possui os seguintes sinais de baixa velocidade para controle e status:

● ModSelL

● ResetL

● LPMode

● ModPrsL

● IntL

● Epps

ModSelL

O ModSelL é um sinal de entrada que deve ser puxado para Vcc no módulo QSFP-DD. Quando mantido baixo pelo host, o módulo responde a comandos de comunicação serial de 2 fios. O ModSelL permite o uso de vários módulos de QSFP-DD em um único barramento de interface de 2 fios. Quando ModSelL é “Alto”, o módulo não deve responder ou reconhecer qualquer comunicação de interface de 2 fios do host.

A fim de evitar conflitos, o sistema host não deve tentar comunicações de interface de 2 fios dentro do tempo de desafirmação ModSelL após a escritura de quaisquer módulos de QSFP-DD. Da mesma forma, o host deve esperar pelo menos pelo período do tempo de afirmação ModSelL antes de se comunicar com o módulo recém-criado. Os períodos de afirmação e desafirmação de diferentes módulos podem se sobrepor desde que os requisitos de tempo acima sejam atendidos.

ResetL

O sinal ResetL deve ser puxado para Vcc no módulo. Um nível baixo no sinal ResetL por mais tempo do que o comprimento de pulso mínimo (t_Reset_init) inicia uma redefinição completa do módulo, retornando todas as configurações do módulo do usuário ao seu estado padrão.

LPMode

LPMode é um sinal de entrada. O sinal LPMode deve ser puxado até Vcc no módulo QSFP-DD. LPMode é usado no controle do modo de energia do módulo.

Ver secção 6.3.1.3 do CMIS.

ModPrsL

ModPrsL deve ser puxado para cima para Vcc Host na placa de host e puxado para baixo no módulo. O ModPrsL é declarado “Baixo” quando o módulo é ed. O ModPrsL é desafirmado “Alto” quando o módulo está fisicamente ausente do conector host devido ao resistor pull-up na placa host.

A sinalização de baixa velocidade, exceto a interface SCL e SDA, é baseada no TTL de baixa tensão (LVTTL) operando em Vcc. Vcc refere-se às tensões de fornecimento genéricas de VccTx, VccRx, Vcc host ou Vcc1. Os hosts devem usar um resistor de pull-up conectado ao host Vcc em cada um dos SCL de interface de 2 fios (relógio), SDA (dados) e todas as saídas de status de baixa velocidade. O SCL e SDA é uma interface hot plug que pode suportar uma topologia de barramento. Durante o íon ou remoção do módulo, o módulo pode implementar um circuito pré-ge que evita a corrupção de transferências de dados de outros módulos que já estão usando o barramento.

As especificações elétricas de baixa velocidade QSFP-DD são fornecidas na tabela 6. Esta especificação garante a compatibilidade entre os barramentos de host e a interface de 2 fios.

Camada Física

A camada física que suporta a comunicação entre o host e o módulo é a Interface serial de dois fios (TWI). O TWI consiste em um sinal de relógio (SCL) e um sinal de dados (SDA).

SCL e SDA compreendem uma interface serial de 2 fios entre o host e o módulo usando o protocolo TWI. SCL é definido como o sinal de clock da interface serial e SDA como o sinal de dados da interface serial. Ambos os sinais são abertos e requerem resistores pull-up para 3,3 V no host. O valor do resistor pull-up deve ser de 1k ohms a 4,7 k ohms, dependendo da carga capacitiva.

Ambos os sinais (SCL e SDA) são pinos bidirecionais de coletor aberto e requerem um pull-up externo para VCC no PCB host. Ativar a linha requer puxá-la para baixo (com fio). A capacitância total no ônibus não deve exceder 400pF.

Esta interface de 2 fios suporta velocidades de barramento:

· Modo rápido-Modo rápido I2C (Fm) ≤ 400 kbit/s

· Modo rápido mais-modo rápido I2C Plus (Fm +) ≤ 1 Mbit/s

O sinal SDA é bidirecional. Durante a transferência de dados binários, o sinal SDA fará a transição quando o SCL estiver baixo. As transições SDA quando SCL é alto são usadas para marcar o início (START) ou o término (STOP) de uma transferência de dados.

Especificações elétricas de alta velocidade

O transmissor e o receptor estão em conformidade com a especificação elétrica CEI-56G-VSR-PAM4 (OIF-CEI-04.0).

As linhas de dados são acopladas a CA e terminadas no módulo de acordo com a figura a seguir do QSFP-DD MSA. Os sinais de alta velocidade seguem as especificações elétricas dos CEI-56G-VSR-PAM, conforme definido na OIF-CEI-04.0.

Os sinais de alta velocidade consistem em 8 pares diferenciais de transmissão e 8 receptores identificados como TX[8:1]p / TX[8:1]n e RX[8:1]p / RX[8:1]n. Esses sinais podem ser operados em 400GAUI-8 dependendo da capacidade do modo host.400GAUI-8 fornece 8 faixas diferenciais usando sinalização PAM4 operando a 26,5625 GBaud. Isso resulta em 8 faixas de 50 Gb/s para um total de 400 Gb/s. Este modo permite a conexão com configurações PMD de 400GUAI-8.

As seguintes acterísticas elétricas são definidas no ambiente operacional recomendado, a menos que especificado de outra forma.

Características elétricas para o transmissor

Características elétricas para o receptor

Loopback

A funcionalidade de loopback do suporte do módulo. O loopback do host (Loopback imbardo) e o loopback da rede (Loopback sebing) são mostrados na figura 4. Para obter detalhes sobre como controlar o modo de loopback, consulte a Referência [2]. Em loopback opcional, o TXn é reconectado ao RXn, por exemplo, TX0 a RX0, tanto no host quanto no lado da mídia.

Figura 3: Módulo de Orientação de Loopback

Especificações ópticas

Todas as especificações fornecidas neste documento são números de fim de vida útil e são válidas sob condições operacionais, a menos que especificado:

Especificações do transmissor óptico

Especificações do receptor óptico

Força de inserção, extração e retenção

Especificação EMI, EMC e ESD

O módulo está em conformidade com os requisitos listados na tabela abaixo quando instalado no equipamento host.

Desenho de contorno (mm)

 
Figura 4: Módulo QSFP-DD Desenho mecânico

Aplicações

● DCI

● Rede Metro